
实例30 绘制层次原理图
❶ 新建一个原理图文件Test.dsn。
❷ 在PAGE1页面中选择菜单“Place→Hierarchical Block”,弹出如图30-1所示的对话框。对“Place Hierarchical Block”对话框中需要设置的参数含义说明如下。

图30-1 “Place Hierarchical Block”对话框
●Reference:子电路框图(Block)的编号。
●Primitive:指定子电路框图的属性。若选中“No”单选按钮,则表示指定绘制的子电路框图是非基本构件;若选中“Yes”单选按钮,则表示指定绘制的子电路框图是基本构件;若选择“Default”单选按钮,则参考软件默认的设置。
●Implementation Type:设置框图的类型,如图30-2所示。其中,“<none>”表示没有属性;“Schematic View”表示子电路框图由OrCAD Capture软件绘制;“VHDL”表示子电路框图的子电路由VHDL格式的文件描述连接;“EDIF”表示子电路框图的子电路由EDIF格式的文件描述连接;“Project”表示子电路框图的子电路为OrCAD Capture可编程逻辑设计工程项目;“PSpice Model”表示子电路框图的子电路由PSpice模型文件描述连接;“PSpice Stimulus”表示子电路框图的子电路由PSpice激励信号波形文件描述连接;“Verilog”表示子电路框图的子电路由Verilog格式的文件描述连接。

图30-2 设置框图的类型
●Implementation name:输入子电路的名称。
●Path and filename:指定子电路文件的路径和输入子电路文件的名称。
❸ 设置参数完成,如图30-3所示。

图30-3 设置参数完成
技巧:若“Path and filename”文本框为空,则表示子电路和框图(Block)在同一个工程项目中。
❹ 绘制一个框图,如图30-4所示。
❺ 单击图30-4中的1_1框图,单击鼠标右键,在弹出的快捷菜单中选择“Descend Hierarchy”,在弹出的对话框中输入子电路页面名称(这里输入“PAGE1”),如图30-5所示。

图30-4 绘制框图

图30-5 输入子电路页面名称
❻ 单击“OK”按钮,在DSN文件下方自动生成一个名称为“1”的文件夹,如图30-6所示。

图30-6 自动生成一个名称为“1”的文件夹
❼ 双击文件夹“1”下的“PAGE1”,选择菜单“Place→Hierarchical Port”,放置好需要的端口(Port),如图30-7所示。

图30-7 放置端口
❽ 在如图30-7所示的界面空白处单击鼠标右键,在弹出的快捷菜单中选择“Ascend Hierarchy”,即可直接跳转到SCHEMATIC1文件夹下的PAGE1页面中。
❾ 选中1_1电路框图,单击鼠标右键,在弹出的快捷菜单中选择“Synchronize up”,1_1电路框图即可自动变为如图30-8所示的设置好端口的框图。

图30-8 设置好端口的框图
❿ 若需要调整端口的位置,则直接将其选中移动即可,如图30-9所示。

图30-9 调整端口位置
如果需要在子电路图中添加器件或连线等,则只需要进入文件夹“1”下的PAGE1页面,按照常规绘制原理图的方式操作即可。
如果需要绘制多个框图,则按照上述操作重复绘制框图,并绘制好子电路图,框图与框图之间按照常规方式连接即可,如使用连线、电源符号、地符号等方式。